SZZ - MIT

Ondřej Hlaváček

8. 3. 2026

1 Integrované obvody

Integrované obvody – význam integrace, architektury IO, metody návrhu; Mikroelektronické aktivní a pasivní prvky a komponenty, technologie pro mikroelektronické systémy.

1.1 Význam integrace

Historie: Shockley -> BJT tranzistor (1947), Integrovaný obvod (IO) -> Jack Kilby 1958, Gordon Moore (Intel) -> Moorův zákon

Integrovaný obvod je technologie, kde se vysoký počet tranzistorů zakomponuje na jeden kus křemíku. Výhodou je že můžeme komplikované obvody nacpat na malou plochu, počítač co byl celá budova je teď 10x10 mm, čím menší je náš chip, tím víc se jich vejde na jeden wafer, a tím bude chip levnější. Nevýhodou je, že technologický proces výroby a vývoje je neskutečně složitý a vývoj je drahý.

Dlohou dobu se se zmenšováním tranzistorů pojilo zvyšování frekvence a snižování napětí gate-source při zachování stejných ztrát, ale dnes jsem stucknutý cca na 5 GHz. Na vyšší kmitočty umíme IO vyrobit, ale neuchladíme je. Další problém je že už fyzikálně nemůžeme snížit threshold napětí (min. gate - source napětí kdy je tranzistor otevřen [1]).

Moorův zákon říká, že každých 18 měsíců se zdvojnásobí počet tranzistorů na chipu. Dneska už ale moc neplatí, respektive už se zvětšuje počet jenom 1,5x. Samotná velikost struktury MOSFET se zmenšuje jen o několik nm za několik let (třeba vzdálenost Drain a Source), viz https://en.wikipedia.org/wiki/2_nm_process.

SoC = System on chip - integrujeme periferie, CPU, paměť, wifi, bluetooth, na jeden chip, typický příklad je ESP32.

1.2 Architektury IO

- ASIC - Aplication specific integrated circuit
  - Plně zákaznický IO - celý IO od jednotlivý tranzistorů po layout děláme sami, velmi drahé vývoj i výroba. Máme naprostou kontrolu nad strukturou celého chipu.
  - Hradlové pole - dostaneme šablonu (grid tranzistorů) - nakreslíme jenom jejich propojení.

[1] Prahové napětí MOSFETu je napětí při kterém se vytvoří kanál mezi drain a source, začne docházet k výrazném zvětšení proudu drainem.

- Standardní buňky - Knihovna do virtuoso cadence, ARM jádro CPU. Paměť, STM dělá to že dostane CPU (ARM Cortex něco) a nakreslí si periferie.
- Programovatelné obvody - všechny mikrokontroléry atd.
- Obvody FPGA - digitálně propojujeme hradla a ono to pak něco dělá, asi více DITA.

1.3 Metody návrhu

Liší se jestli navrhujeme digitální nebo analogový chip. (Samozřejmě můžeme navrhovat i kombo, ale to je vyšší dívčí).

Digitální:

- Popis systému simulace - behaviour a další dva popisy co nás učili v DITA
- RTL = Register transfer logic -> RTL verifikace (Vyblil nám program správně zapojení?)
- Syntéza -> statická časová analýza, formální verifikace
- Návrh umístění a propojení, floorplan -> statická časová analýza
- Detailní layout -> statická časová analýza
- Finalní layout GDS (GDS je ASI nějaký formát co vyplyvne virtuoso cadence)
- Maska pro výrobu

Pokud se analýza, simulace v nějakém v kroku posere tak se vrácíme o krok zpátky, někdy i o více.

Analogové:

- Schéma
- Simulace
- Layout
- Metalizace (propojení)
- Maska

Masku chceme dělat jenom jednou je velmi drahá na výrobu (10000x $).

1.4 Mikroelektronické aktivní a pasivní prvky a komponenty

- Pasivní prvky:
  - Rezistor - $R = \rho\frac{l}{S}$ - takže: velké odpory - meandr (cik cak cestičky zabijou indukčnost), malé a střední odpory -> znásilníme mosfet
  - Cívka - spirála -> filtry, existuje aplikace oddělovacího trafa na chipu (pro signály)
  - Kondenzátor - senzory a tak, uděláme prstíky nebo placky nad sebou - $C = \varepsilon_0\varepsilon_r\frac{S}{d}$
- Aktivní prvky: BJT, MOSFET, Dioda, Operák - zapojení s tranzistory

1.5 Technolgie pro mikroelektronické systémy

1.6 Přehled

Polovodiče jsou jako cibule, mají vrstvy.

Zásadní kroky výroby polovodičů, které se točí pořád do kolečka, než je hotovo

- Depozice, epitaxe (nanášíme vrstvu nějakého materiálu), epitaxe je proces při kterém rosteme perfektní čisté monokrystalické vrstvy (můžou být i poly, nebo amorfní).
- Litografie (fotorezist, maska, vytvrzení fotorezistu, zbavení se fotorezistu který není vytvrzený)
- Leptání

Výroba monokrystalu Si:

- Musíš mít pure silicon v EBF -> czochralsky -> máš šišku kebabu
- šišku osoustružíš a nařežeš napláty
- pláty vyleštíš (+/- nějaký 0,5 nm - mřížková konstanta Si)
- Máš wafer

1.7 Litografie

1.7.1 Fotolitografie

Světlo (Fotony) exponují foto-citlivou masku. Čím kratší vlnová délka tím lepší (menší features), limit je cca $\lambda/4$, umíme zneužít (upravíme masku) rozptyl a ohybání světla na malých mřížkách abychom dostali co chceme. Dneska XUV ASML -> 13,5 nm světlo, předtím bylo nějaký UV laser asi 150 nm. Nejvíce rozšířená a nejrychlejší metoda pro litografii.

Nanesení fotorezistu -> Osvícení UV -> vyvolání/odstranění nevyvolaných částí

1.7.2 Elektronová litografie

Výhodou je že máme mnohem jemnější rozlišení, díky tomu že elektrony mají oproti světlu velmi kratší vlnovou délku (1 nm -> 1 pm), záleží jak moc ho urachlíme (keV, MeV). Nevýhodou je že najednou exponujeme jenom jeden pixel, takže to trvá strašně dlouho. Používá se pro výrobu masek.

1.7.3 Rentgenová litografie

Vlnová délka pod nanometr. Problém je že rentgen většinou věcí projde, ale dneska už existují speciální zrcadla, které by se dali použít. Zatím se neuchytil, potenciál tam je, roentgen jsme schopný vyrobit už přes 100 let, ale ASML se svým flagship XUV světlem asi uplně nechce přijít o kšeft, navíc už jsme schopný vyrábět tak malé tranzistory, že nám fyzika nedovolí udělat menší, takže není moc tlak na to hledat zdroj s kratší vlnovou délkou.

1.8 Depozice/implantace

- Difuze - zahřejeme křemík a dáme na něj (do něj) nějakou příměs - tepelným pohybem atomů se rozutečou v mřížce do větší oblasti, je to jako když bychom dali nějaké barvivo do vody, tak se postupně celá voda obarví.
- CVD - chemical vapour deposition - Z nějaké chemické sračky se nanáší na povrch v podstatě perfektní krystalická mřížka (krystalický a polykrystalický Si)
- Magnetron sputtering - argonem odstřelujeme nějaký matroš který nanášímě na substrát
- ALD - atomic layer deposition - speciální technika jak růst 1 atomární vrstvu po vrstvě (cyklujeme různé plyny)
- Napařování - ve vakkuu odpaříme nějaký kov a ten se skondenzuje na našem křemíku
- Iontová implantace - střílíme ionty (fosfor (N příměs), bor (P příměs)) do substrátu

1.9 Leptání

- Mokrá cesta - chemicky (kyseliny a tak)
- Suchá cesta - plasma, iontové reaktivní leptání

2 Technologie MEMS

Technologie MEMS; nanoelektronika (technologie a aplikace), optické integrované obvody (technologie, materiály a principy), testování a diagnostika elektronických systémů.

2.1 MEMS

Mikroelektronické mechanické systémy jsou používané buď jako senzory nebo aktuátory. Využíváme pokročilých litografických technologií na vyrobení mikro struktur jako jsou: nosníky, membrány, pohony, trysky, vlnovody,... MEMS mají velkou výhodu v tom že je dokážeme vyrábět ve velkých sériích pomocí standardních procesů pro křemík. Běžné využití může být:

- Senzory - gyroskop, akcelerometr, mikrofon
- Aktuátory - mikrozrdcádka (v projektorech), mikročerpadla (micro fluidics)
- Kombinace předešlých

Kdybychom chtěli udělat nějaký nosník, či mikro most na chipu, tak si nejdřív vyrobíme nějakou podpůrnou vrstvu, na tu vyrobíme naší požadovanou strukturu a nosnou vrstvu poté odleptáme, tím nám zůstane "viset"naše struktura, a může se volně pohybovat.

2.2 Nanoelektronika (technologie a aplikace)

Nanoelektronika se jak už název vypovídá zabývá strukturama v nm rozměrech. Zde se začnou projevovat různé kvantové jevy. Nejmenší tranzistory mají plošnou zástavbu nějaký 10 nm. Nejmenší tranzistor (1 atom fosforu jako kanál) byl vyroben v Austrálii v roce 2012 http://dx.doi.org/10.1038/nnano.2012.21 (ale takto nelze hromadně vyrábět). Ale na velké škále je špička TSMC (Gate all around mosfety nebo MBC (intel)), 2 nm proces uvadí že gate pitch (nevím co to je) je 45 nm a minimální rozteč mezi kovovýma vrstvama je 20 nm. Dneska se používají gate all around tranzistory (gate je kolem dokola kanálu). Jelikož se používá na litografii vlnová délka 13,5 nm ($\lambda/4 = 3.4$ nm), tak přesnost bude něco kolem 3,4 nm. Dnes se nezmenšují tranzistory tak že bychom udělali místo 10 x 10 nm, 5x5 nm tranzistor, ale spíš je začínáme dávat vertikálně. Někde jsem viděl/slyšel že se dělá celý CMOS (PMOS ě NMOS) nad sebou takže jakoby dva tranzistory na sobě.

Na světě nejmenší nejvíce high-end chipy vyrábí jenom Intel, TSMC a Samsung.

2.3 Optické integrované obvody

Optické zesilovače, vlnovody, směšovače, modulátory, rozdělovače, slučovače - to vše můžeme vyrobit na chipu. Používáme většinou 1550 nm nebo 1310 nm, protože ty se dají dobře použít pro propojení optickými vlákny (1550 nm nejmenší útlum, 1310 nejmeněí disperze). Jádro vlnovodu musí mít větší index lomu než plášť, takže se vyrábí na křemíku který zoxidujeme. Materiály: SiO2 (n=1,4-1,5), Al2o3 (n=1,6-1,8), Si3N4 (n=2-2,1). Princip vlnovodu je na základě totálního odrazu, viz nějaké fyzika otázky.

2.4 testování a diagnostika elektronických obvodů

Testování ve velkých sériích musí probíhat velmi rychle, abychom byli schopni odbavit všechny naše chipy.

- flying probe - létající jehla která se někam píchne a něco si změří
- mutltimetr + tesla optimus nevím xddd
- nevím co dal nic už mě nenapadá